

Redes

Conceptos de la Transmisión de Datos


Generalidades

Ing. Marcelo E. Volpi

Ing. Lucas Giorgi

Ing. Vanesa Llasat


INTRODUCCIÓN A SISTEMAS COMUNICACIONES



- Señal analógica: Son variables eléctricas continuas en el tiempo, pueden ser en forma de una corriente, una tensión o una carga eléctrica. (Varían en forma continua entre un límite inferior y un límite superior). Para señales periódicas podemos definir ciertos parámetros como el período T .
- Señal digital: Son variables eléctricas con dos niveles (0 o 1). Su variación en el tiempo contiene la información a transferir acorde a una codificación a utilizar.


INTRODUCCIÓN A SISTEMAS COMUNICACIONES

Señal analógica 1khz




- Teorema de NYQUIST: define la frecuencia mínima de muestreo para poder reconstruir una señal analógica en base a su muestreo.
- FM: Frecuencia muestreo.
- FS: Frecuencia señal.

Señal analógica muestreada x ej. con 8khz



- Nyquist: $FM \geq 2 * FS$

INTRODUCCIÓN A SISTEMAS COMUNICACIONES



Conversor A/D

- **Muestreador:** ingresa una señal analógica “A” pasando por un circuito “muestreador o discretizador”. Este toma muestras acorde a la FM. Una vez tomadas las muestras genera una nueva señal “B” que posee ya no infinitos puntos como la analógica sino finitos.
- **Conversor o codificador:** la señal “B” ingresa al conversor para convertir los finitos puntos de tensión o corriente o la variable que sea, a valores binarios a través de una tabla de conversión, obteniendo de esta manera la señal de salida “C”.

JERARQUÍA DE TRANSMISIÓN

Básandonos en un canal de Voz digitalizado a 8Khz (doble de la frecuencia máxima de la voz) con 8 bits nos arroja una trama de 64Kbps.

Si concatenamos 32 canales de voz de 64 Kbps nos da una trama de $2048 = 2\text{Mbps}$ (SDH).

Tramas SONET de 24 canales implica $1536 = 1.5\text{Mbps}$

Continuando:

Trama 2Mbps = E1

Trama 34 Mbps = E3


$\text{STM-1} = 8000 * (270 \text{ columnas} * 9 \text{ filas} * 8 \text{ bits}) = 155 \text{ Mbps.}$

$\text{STM-4} = 4 * 8000 * (270 \text{ columnas} * 9 \text{ filas} * 8 \text{ bits}) = 622 \text{ Mbps.}$

$\text{STM-16} = 16 * 8000 * (270 \text{ columnas} * 9 \text{ filas} * 8 \text{ bits}) = 2.5 \text{ Gbps.}$

$\text{STM-64} = 64 * 8000 * (270 \text{ columnas} * 9 \text{ filas} * 8 \text{ bits}) = 10 \text{ Gbps.}$

$\text{STM-256} = 256 * 8000 * (270 \text{ columnas} * 9 \text{ filas} * 8 \text{ bits}) = 40 \text{ Gbps.}$



SDH: SYNCHRONOUS DIGITAL HIERARCHY

La trama SDH va encapsulada en un tipo especial de estructura denominado contenedor. Una vez encapsulados se añaden cabeceras de control que identifican el contenido de la Trama.

Luego se realiza un proceso de multiplexación (lo veremos más adelante) y se integra por ejemplo dentro de la estructura STM-1.

Los niveles superiores se forman a partir de multiplexar a nivel de byte varias estructuras STM-1, dando lugar a los niveles STM-4, STM-16, STM-64 y STM-256.

En la jerarquía americana SONET, que es un estándar de red óptica sincrónica ampliamente adoptado en América del Norte, diseñado para soportar varios servicios de transmisión de datos. En esta jerarquía tenemos:

T1 o DS1: 1.536 Mbps

T3 o DS3: 44.736 Mbps

OC-3: 155.52Mbps

OC-12: 622.08Mbps

OC-48: 2.488 Gbps

DETECCIÓN DE ERRORES EN TX

HAMMING (BASE TEORÍA DE DETECCIÓN)

Códigos detectores / correctores

Ejemplo

- A B
- 0 0
- 0 1
- 1 0
- 1 1

Es un Código de **distancia 1**.

• Ejemplo 2 - Agregando bit de paridad

- P_i A B
- 0 0 0
- 1 0 1
- 1 1 0
- 0 1 1

Código resultante es de **d=2**. Si por ejemplo TX 1 0 1 y recibo 1 1 1 , el bit de paridad dice que hay error pues no es P_i. Sirve para detectar solo un bit cambiado.

DETECCIÓN DE ERRORES EN TX

CONCEPTO DETRÁS DE HAMMING

- Para corregir n bits erróneos es necesario una distancia $d=2n+1$.
- Con $d=1$ no detecto; con $d=2$ detecto el cambio de 1 bit; con $d=3$ puedo corregir hasta 1 bit.
- **Distancia de un código:** Número de bits que deben modificarse de una combinación cualquiera a otra para que esa combinación se convierta en la otra. **SE APLICA CRITERIO DE DISTANCIA MÍNIMA.**

DETECCIÓN DE ERRORES EN TX

- Ejemplo (a partir de binario $n = 4$)

- A B C D

- 0 0 0 0

- 0 0 0 1

- 0 0 1 0

-

- 1 1 1 1

- M bits a proteger del código: 4 bits
- Posibilidad de inversión de 1 bit en la TX. (premisa)
- Se agrega K bits, tal que K sea el menor que cumpla $2^K \geq M+K+1$.
- La ecuación se cumple con $K=3$.
- Los K_i deben ser potencias de 2.
- $K_1 = 2^0$
- $K_2 = 2^1$
- $K_4 = 2^2$

DETECCIÓN DE ERRORES EN TX

- Armando el código: M_i son los datos originales, K_i es la redundancia que me permite aumentar la distancia del código detector-corrector.
- $M_3=A, M_5=B, M_6=C, M_7=D$
- $K_1 K_2 M_3 K_4 M_5 M_6 M_7$ - PALABRA DE HAMMING
- Determinación de los K_i para cada renglón del código. Cada bit M_i interviene en generar los K_i tal que la suma de los subíndices de K_i sea igual al subíndice de ese M_i .
- M_3 genera K_1 y K_2 ; M_5 genera K_4 y K_1 ; M_6 genera K_4 y K_2 ; M_7 genera K_1, K_2, K_4 .
- Vemos que para K_1 interviene M_3, M_5 y M_7 . (PARIDAD PARCIAL A, B, D)
- Para K_2 interviene M_3, M_6, M_7 . (PARIDAD PARCIAL A, C, D)
- Para K_4 interviene M_5, M_6, M_7 . (PARIDAD PARCIAL B, C, D)

DETECCIÓN DE ERRORES EN TX

- TX: Acorde a la obtención de cada K_i en función de los M_i de cada palabra, voy armando el código de TX.

- $K1 = M3 \text{ XOR } M5 \text{ XOR } M7$

- $K2 = M3 \text{ XOR } M6 \text{ XOR } M7$

- $K4 = M5 \text{ XOR } M6 \text{ XOR } M7$

K1	K2	M3	K4	M5	M6	M7
0	0	0	0	0	0	0
1	1	0	1	0	0	1
0	1	0	1	0	1	0

- RX: Supongamos que transmito el código 1101001 y se recibe el 1101011, cambió el $M6$; CÓMO SE DETECTA ? Mediante la paridad de los subcódigos.

- $P1 = K1 \text{ XOR } M3 \text{ XOR } M5 \text{ XOR } M7 = 0$

- $P2 = K2 \text{ XOR } M3 \text{ XOR } M6 \text{ XOR } M7 = 1$


- $P4 = K4 \text{ XOR } M5 \text{ XOR } M6 \text{ XOR } M7 = 1$

- $(P4, P2, P1) = (1, 1, 0)$ es la palabra que se arma con la paridad de los subcódigos que determina el lugar de la inversión: 110, el bit invertido es el " $M6$ ". (si fuera un K_i se descarta).

NOTA: A XOR B

A	B	Z
0	0	0
0	1	1
1	0	1
1	1	0

MULTIPLEXACIÓN



- Un Multiplexor (Multiplexer en inglés) es un circuito combinacional que tiene múltiples entradas de Datos, otra determinada cantidad de entradas de Control y una salida.
- Acorde a la combinación lógica de las entradas de Control, una y sólo una de las entradas, es direccionada hacia la salida.
- Es decir, es un circuito que nos permite seleccionar que datos provenientes de una dada entrada, pasan a través del dispositivo y aparecen en la salida.
- Siempre se cumple en estos circuitos que:
 - $\# \text{entradas de Datos} = 2^{\# \text{entradas control}}$.

MULTIPLEXACIÓN


S_1	S_0	Z
0	0	I_0
0	1	I_1
1	0	I_2
1	1	I_3

- Básicamente un Multiplexor (MUX en forma reducida) simula una llave selectora entre las entradas de Datos y la salida, de modo que la selección se hace en base al estado de las entradas de Control.
- En base a este comportamiento, podemos confeccionar la Tabla de Verdad Reducida del Dispositivo.
- Se encuentran en el mercado Multiplexores de 3 y 4 entradas de Selección.
- Para hallar la ecuación que gobierna el Multiplexor, puede hacerse fácilmente por inspección de la Tabla de Verdad Reducida.

$$Z = \overline{S_1} \cdot \overline{S_0} \cdot I_0 + \overline{S_1} \cdot S_0 \cdot I_1 + S_1 \cdot \overline{S_0} \cdot I_2 + S_1 \cdot S_0 \cdot I_3$$


MULTIPLEXACIÓN

- Cada entrada queda conectada a la salida Z solo para una y solo una combinación de las entradas de Selección, específicamente la que representa al subíndice i en el código que corresponda, generalmente Binario Natural.
- De manera similar puede generalizarse este concepto para hallar las ecuaciones correspondientes a los Multiplexores con cualquier número de entradas de control.
- En base a la ecuación hallada para el Multiplexor de 2 entradas de Selección, puede plantearse el esquema interno de este dispositivo, como se ve en la siguiente figura.



Esquema interno de un Multiplexor de 2 entradas de Selección.

DEMULTIPLEXACIÓN



- Un Demultiplexor (Demultiplexer en inglés) es un circuito combinacional que tiene **1** entrada de Datos, múltiples salidas, y otra determinada cantidad de variables de control.
- Según la combinación lógica de las entradas de Control en un cierto código, la única entrada es direccionada hacia una y sólo una de las salidas.
- Es decir, es un circuito que nos permite seleccionar que datos provenientes de una única entrada, pasan a través del dispositivo y aparecen en una y solo una de las salidas.
- Siempre se cumple en estos circuitos que:
 - $\# \text{de salidas} = 2^{\# \text{entradas control}}$.

DEMULTIPLEXACIÓN

- Básicamente un Demultiplexor (DEMUX), simula una llave selectora entre la entrada de Datos y una de las salidas, de modo que la selección se hace en base al estado de las entradas de control.
- En base a este comportamiento, podemos confeccionar la Tabla de Verdad Reducida del Dispositivo.
- Para hallar las ecuaciones de las salidas que gobiernan el Demultiplexor, puede hacerse fácilmente por inspección de la Tabla de Verdad Reducida, conociendo el funcionamiento del dispositivo.

S_1	S_0	Z_3	Z_2	Z_1	Z_0
0	0	0	0	0	1
0	1	0	0	1	0
1	0	0	1	0	0
1	1	1	0	0	0

$$Z_0 = \overline{S_0} \cdot \overline{S_1} \cdot I$$


$$Z_2 = \overline{S_0} \cdot S_1 \cdot I$$

$$Z_1 = S_0 \cdot \overline{S_1} \cdot I$$

$$Z_3 = S_0 \cdot S_1 \cdot I$$

DEMULTIPLEXACIÓN


- Analizando las ecuaciones que gobiernan al demux, podemos ver que la salida del dispositivo es un decodificador, en dónde se le agrega una pata adicional a las compuertas AND que será la entrada de datos.
- Cuando las variables de control seleccionen la compuerta correspondiente, la entrada del demux pasa a la salida a través de ella.



Esquema interno de un Demultiplexor de 2 Entradas de Selección.

DEMULTIPLEXACIÓN: AMPLIACIONES EN ÁRBOL


- Implementar un demux de 16 salidas con demux de 4 salidas.



TIPOS DE MULTIPLEXACIÓN

Existen varios tipos de multiplexación para transmisión de datos.

- TDM: Time Division Multiplexing.
- FDM: Frequency Division Multiplexing.
- WDM: Wavelength Division Multiplexing.



La multiplexación por división de tiempo es una técnica para compartir un canal de transmisión entre varios usuarios. Consiste en asignar a cada usuario, durante unas determinadas "ranuras de tiempo", la totalidad del ancho de banda disponible.

La multiplexación por división de frecuencia es una técnica que consiste en dividir mediante filtros el espectro de frecuencias del canal de transmisión y desplazar la señal a transmitir dentro del margen del espectro correspondiente mediante modulaciones, de tal forma que cada usuario tiene posesión exclusiva de su banda de frecuencias.

Por último para WDM se basa en la partición de colores de la longitud de onda de la señal.

TDM: Time Division Multiplexing

La Multiplexación por División de Tiempo (TDM) permite transmitir múltiples señales a través de un solo canal de comunicación.

El canal de transmisión se divide en intervalos de tiempo (slots) muy pequeños. Cada señal tiene asignado su propio intervalo de tiempo para transmitir su información.


Cada origen de datos se transmite durante un intervalo asignado. Los receptores pueden reconstruir las señales originales a partir de las secuencias de datos que llegan en sus intervalos de tiempo correspondientes.

TDM Sincrónico (STDM): Los intervalos de tiempo están predefinidos y se asignan de manera fija. Cada canal tiene un tiempo específico para enviar sus datos, independientemente de si hay datos para enviar o no.

TDM Asíncrono (ATDM): Los intervalos de tiempo no están predefinidos y se asignan dinámicamente según la disponibilidad de datos. En este caso, si un canal no tiene datos para enviar, ese intervalo de tiempo puede ser utilizado por otro canal.

TDM: Time Division Multiplexing

En TDM se permite transmitir múltiples señales a través de un solo canal de comunicación. En el ejemplo adjunto podemos ver cuatro fuentes de señal, cada una se particiona en el tiempo concatenando el Frame de transmisión con las cuatro señales en un mismo canal de comunicaciones. El receptor demultiplexa ese Frame y vuelve a obtener las señales originales.



FDM: Frequency Division Multiplexing

La Multiplexación por División de Frecuencia (FDM) asigna diferentes rangos de frecuencias a cada señal para que puedan ser transmitidas simultáneamente a través del mismo canal.

La comunicación se divide en varias bandas de frecuencia. Cada banda es utilizada por una señal diferente. Cada señal o flujo de datos se modula en una frecuencia portadora distinta.

En el receptor, las señales son demoduladas y separadas según su frecuencia asignada. A diferencia de TDM, donde las señales se transmiten en diferentes intervalos de tiempo, en FDM las señales se transmiten al mismo tiempo, pero en diferentes frecuencias. Para evitar interferencias, las frecuencias asignadas a cada canal deben ser separadas adecuadamente, con una banda de separación entre ellas.

Ejemplo típico de FDM es la radio FM. En la radio FM, las estaciones de radio operan en diferentes frecuencias de radio, como 88.1 MHz, 101.5 MHz, etc. Estas señales viajan por el aire al mismo tiempo, pero se encuentran en diferentes bandas de frecuencia, lo que permite que varios usuarios (oyentes) reciban las señales de diferentes emisoras sin interferencia.

FDM analógico: Se utiliza para señales analógicas, como en las transmisiones de radio AM y FM.

FDM digital: Se utiliza para señales digitales, como en las comunicaciones por satélite.

FDM: Frequency Division Multiplexing

